Programme de formation

• Objectifs

  A la fin du cours, l'étudiant sait:

  • Spécifier, concevoir, réaliser et valider des systèmes électroniques numériques modélisés en VHDL avancé et synthétisés sur FPGA
  • Mettre en oeuvre des circuits numériques complexes (ex : RAM, FIFO, ROM, etc.)
  • Expliquer et mettre en oeuvre différentes architectures telles que hiérachiques, RTL, full synchrone, pipeline, etc.
• Contenu

  • Révision/Introduction au VHDL
  • Types, opérateurs et conversions
  • Fonctions combinatoires, bascules et systèmes séquentiels synchrones
  • Réutilisabilité
  • Simulation et testbench
  • RAM, ROM et FIFO
  • Conception et Architecture

  Travaux pratiques:

  • Labo 1 : Entrées/Sorties
  • Labo 2 : Capteur et protocole
  • Labo 3 : réutilisabilité et testbench
  • Labo 4 : FIFO
  • Labo 5 : IP
  • Labo 6 : Design HW/SW

Forme d'enseignement et volume de travail

Spécification du cours

Modalités d'évaluation

• Contrôle continu: travaux écrits, TP/évaluation de rapports

Mode de calcul de la note de cours

indiqué lors du 1er cours

Ouvrage de référence

Enseignant(s) et/ou coordinateur(s)

Philippe Joye, Nicolas Schroeter